PAT-NO:

JP404196419A

DOCUMENT-IDENTIFIER: JP 04196419 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE:

July 16, 1992

INVENTOR-INFORMATION:

NAME

ICHIKAWA, MATSUO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SEIKO EPSON CORP

N/A

APPL-NO:

JP02328078

APPL-DATE:

November 28, 1990

INT-CL (IPC): H01L021/28, H01L021/3205, H01L021/336, H01L029/784

ABSTRACT:

PURPOSE: To prevent invasion of aluminum and titanium by opening a contact hole, sequentially forming polycrystalline silicon film and titanium alloy film, conducting the heat treatment under the inert gas atmosphere and then forming thereon an aluminium film.

CONSTITUTION: A contact hole is opened and a polycrystalline silicon film 8 and a titanium alloy film 9 are formed sequentially thereon. Next, when the heat treatment is conducted under the inert gas atmosphere, a titanium silicide film 10 is formed through reaction between a part of the polycrystalline silicon film 8 and the titanium alloy film 9. After an aluminium alloy film 11 is formed thereon, a wiring may be formed by sequentially etching the aluminium alloy film 11, titanium silicide film 10 and polycrystalline silicon film 8 with the photoetching technology. Thereby, since the polycrystalline silicon film 8 is left under the highly reactive titanium silicide film, invasion of titanium from the titanium silicide film 10 and that of aluminium from the aluminium alloy film can sufficiently be prevented.

COPYRIGHT: (C)1992, JPO& Japio

3/5/05, EAST Version: 2.0.1.4

19日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-196419

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)7月16日

H 01 L 21/28 21/3205 21/336

301 D

7738-4M

7353 - 4M8422 - 4M

P 3 0 1

審査請求 未請求 請求項の数 2 (全4頁)

60発明の名称 半導体装置の製造方法

> 团特 願 平2-328078

平 2 (1990)11月28日 22出

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式 711 松 明 @発 考 市

会社内

東京都新宿区西新宿2丁目4番1号 セイコーエプソン株式 仍出

会社

弁理士 鈴木 喜三郎 外1名 四代 理人

明 細 書

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
- (1)、 MOS形電界効果トランジスタを構成要 素とする半導体装置の製造方法において、
- (a)拡散層が形成された該半導体装置の上に、 層間絶縁膜を形成する工程、
- (b) 該層間絶縁膜に、 すくなくとも基板の拡散 層と接続するためのコンタクトホールを形成する する工程、
- (c) 多結晶シリコン膜を形成する工程、
- (d) チタン金属膜を形成する工程、
- (e)、不活性ガス雰囲気中で熱処理する工程、
- (1)アルミニウム金属膜、 又はアルミニウム合 金膜を形成する工程、
- (g)ホトエッチグ技術によりアルミニウム配線、 造方法。 又はアルミニウム合金配線を形成する工程、

とを具備することを特徴とする半導体装置の製

造方法。

- (2)、 MOS形電界効果トランジスタを構成要 素とする半導体装置の製造方法において、
- (a)拡散層が形成された該半導体装置の上に、 層間絶縁膜を形成する工程、
- (b) 該層間絶縁膜に、すくなくとも差板の拡散 層と接続するためのコンタクトホールを形成する する工程、
- (c) 多結晶シリコン膜を形成する工程、
- (d) チタン金属膜を形成する工程、
- (e) 不活性ガス雰囲気中で熱処理する工程、
- (f) チタンナイトライド膜を形成する工程、
- (g)アルミニウム金属膜、又はアルミニウム合 金膜を形成する工程、
- (h) ホトエッチグ技術によりアルミニウム配線、

とを具備することを特徴とする半導体装置の製

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、MOS形電界効果トランジスタを構成要素とする半導体装置の製造方法に関し、拡散層とアルミニウム配線、又はアルミニウム合金配線との接続方法に関する。

[従来の技術]

半導体装置の高密度化に伴って構成要素である MOS形電界効果トランジスタも細小化されるが、 このような装置においては深さ方向の縮小化も実 施しなくては、正常なトランジスタ動作を維持す ることはできない。

サブミクロンクラスの半導体装置の浅い接合に 対してアルミニウム配線、又はアルミニウム合金 配線とのコンタクトを形成すると、 以後の熱処理 によりアルミとシリコンの合金が接合を突き抜け ることがある(アロイスパイク)。

この様な不良を防止する方法として、 (1)接合面の表面全体をシリサイド化する方法、 (2)コンタクトホールを形成した後反応性スパッタ法によりチタンナイトライド膜を堆積し、 これを拡散パリヤとする方法、 (3)コンタクトホールを

なパリヤ性を実現し得るものである。

[課題を解決するための手段]

本発明は上記問題点を解決するため、コンタクトホール開孔後、多結晶シリコン膜とチタン合金膜とを順次形成し、不活性ガス雰囲気中で熱処理した後その上にアルミニウム膜、又はアルミニウム合金膜を形成する方法である。

[実施例]

第1図(a)~第1図(c)及び第2図(a) ~第2図(c)に例を挙げて、以下に本発明について説明する。

第1図(a)に示すようにP形単結晶シリコン 基板1上にLOCOS酸化膜2を形成した後、ゲート酸化関3を形成し、 その上にゲート電極4を 形成する。 そしてライト酸化により薄い酸化膜5 を形成した後、イオン打ち込みによりN+拡散層

形成した後反応性スパッタ法により、 チタンシリ サイド膜及びチタンナイトライド膜を堆積し、 これを拡散パリヤとする方法、 などがある。

. [発明が解決しようとする課題]

接合層全体をシリサイド化しこれをアロイスパイクに対するパリヤメタルとする場合はパリヤ効果が不十分なことがある。 特に高融点金属シリサイド中最も比抵抗の低いチタンシリサイドを用いたときこの傾向がある。

6を形成する。

第1回(b)に示すようにPSG膜7を形成した後、熱処理してからコンタクトホールをあける。その上に膜厚約2500人の多結晶シリコン膜8及び膜厚約1000人のチタン合金膜9を順次形成する。

第1図(c)に示すように不活性ガス雰囲気中で熱処理すると、多結晶シリコン膜8の一部とチタン合金膜9が反応してチタンシリサイド膜10が形成される。その上にアルミニウム合金膜11を形成した後、ホトエッチング技術によりアルミニウム合金膜11、チタンシリサイド膜10及球を形成する。

この方法によると、 反応性の高いチタンシリサイド膜の下に多結晶シリコン膜が残っているのでチタンシリサイド膜からのチタンの侵入及びアルミニウム合金膜からのアルミニウムの侵入を充分阻止し得る。

。第2図(a)に示すようにP形単結晶シリコン

特開平 4-196419 **(3)**

基板21上にLOCOS酸化膜22を形成した後、 ゲート酸化膜23を形成し、その上にゲート電極 24を形成する。 そしてライト酸化により舞い酸 化膜25を形成した後、イオン打ち込みにより N + 拡散層 2 6 を形成する。

第2図(b)に示すようにPSG膜27を形成 した後、 熱処理してからコンタクトホールをあけ る。

その上に膜厚約2500人の多結晶シリコン膜2 8 及び膜厚約1000人のチタン合金膜29を順 次形成する。

第2図(c)に示すように不活性ガス雰囲気中 で熱処理すると、多結晶シリコン膜28の一部と チタン合金膜29が反応してチタンシリサイド膜 30が形成される。 その上にチタンナイトライド 膜31を形成し、さらにアルミニウム合金膜32 を形成した後、ホトエッチング技術によりアルミ ニウム合金膜32、 チタンナイトライド膜31、 チタンシリサイド膜30及び多結晶シリコン膜2 8を順次エッチングして配線を形成する。

4、24; ゲート電極

5、25; 酸化膜

6、26; N+拡散層

7、27; PSG膜

8、28; 多結晶シリコン膜

9、29; チタン金属膜

10、30; チタンシリサイド膜

1 1、 3 2; アルミニウム合金膜

3 1; チタンナイトライド膜

以上

セイコーエプソン株式会社

弁理士 鈴木喜三郎(他1名) 代理人

この方法によると、 反応性の高いチタンシリサ イド膜の下に多結晶シリコン膜が残っているので チタンシリサイド膜及びチタンナイトライド膜か **売らのチタンの侵入とアルミニウム合金膜からの** アルミニウムの侵入を充分阻止し得る。

[発明の効果]

本発明の方法によると、 チタンシリサイド 農及 びチタンナイトライド膜により、 アルミニウム合 金膜からのアルミニウムの侵入を充分阻止し得る と同時に、チタンシリサイド膜の下に他結晶シリ コン膜を残すことによって、 チタンシリサイド膜 及びチタンナイトライド膜からのチタンの侵入等 を充分阻止し得る。

4. 図面の簡単な説明

第1図(a)~第1図(c)及び第2図(a) ~ 第 2 図 (c)は、 本発明の方法による工程毎の 断面略図である。

1、 2 1; P 形単結晶シリコン基板

2、 2 2; LOCOS酸化膜

3、23; ゲート酸化膜



